1.分析干擾施加方法

當(dāng)電源線通過耦合去耦網(wǎng)絡(luò)進行群脈沖干擾時，信號發(fā)生器輸出的一端通過33nf電容注入被測電源線，另一端通過耦合單元的接地端子與地面連接；當(dāng)信號/控制線通過容性耦合夾進行EFT干擾時，信號發(fā)生器輸出通過耦合板與受試電纜之間的分布電容進入受試電纜，受試電纜接收到的脈沖與地板相對。這兩種干擾注入方法都是地球的共模注入方法。因此，所有的模差抑制方法都無能為力。

2.分析干擾傳輸方式

脈沖組的單脈沖波形前沿tr達到5ns，脈寬達到50ns，注定脈沖組干擾具有極其豐富的諧波成分。較大的諧波頻率至少可以達到1/πtr，即64mHz左右，相應(yīng)的波長為5m。

對于60mHz以上頻率的電源線，如果長度為1m，由于導(dǎo)線長度可與信號波長相比，不能考慮普通傳輸線，信號在線傳輸過程中，部分仍可通過傳輸線進入試驗設(shè)備（傳輸發(fā)射），部分從線上逃逸，成為輻射信號進入試驗設(shè)備（輻射發(fā)射）。因此，試驗設(shè)備的干擾實際上是傳導(dǎo)和輻射的結(jié)合。顯然，傳導(dǎo)和輻射的比例與電源線的長度有關(guān)。線路越短，傳導(dǎo)成分越多，輻射比例越?。?/span>相反，輻射比例越大。簡單地使用傳導(dǎo)干擾抑制端口（如添加濾波器）不能完全克服這種干擾的影響。

3.根據(jù)EFT干擾導(dǎo)致設(shè)備故障的機理分析：

單脈沖能量小，不會對設(shè)備造成故障。然而，由于EFT是一個持續(xù)一段時間的單極脈沖串，它對設(shè)備線路的結(jié)電容充電。經(jīng)過積累，它最終達到并超過IC芯片的抗擾電平，這將導(dǎo)致數(shù)字系統(tǒng)的位錯。系統(tǒng)復(fù)位。內(nèi)存錯誤和死亡。因此，線路錯誤將有一個時間過程，并且會有一定的偶然性和隨機性。很難判斷是分別施加脈沖還是一起施加脈沖設(shè)備更容易失效。也很難得出結(jié)論，設(shè)備對正向脈沖和負向脈沖更敏感的結(jié)論。測試結(jié)果與設(shè)備電纜布置、設(shè)備運行狀態(tài)和脈沖參數(shù)。脈沖施加的組合具有很大的相關(guān)性。

我們不能簡單地認(rèn)為，在EFT抗擾試驗中，受試設(shè)備具有門檻電平，干擾低于該電平，設(shè)備工作正常；如果干擾高于該電平，設(shè)備將失效。正是這種偶然性和隨機性給出了EFT對策。同時，為了抵抗瞬態(tài)干擾，大多數(shù)電路在輸入端安裝了積分電路，對單個脈沖有很好的抑制作用，但不能有效抑制一串脈沖。IEC61000-4-4新標(biāo)準(zhǔn)將脈沖重復(fù)頻率從5kHz提高到100kHz，單位時間脈沖密度大大提高。單位時間脈沖數(shù)量越多，結(jié)電容器的電荷積累越快，越容易達到線路錯誤的閾值。因此，新標(biāo)準(zhǔn)提高了脈沖重復(fù)頻率，本質(zhì)上提高了試驗的嚴(yán)重性。這樣，按照新標(biāo)準(zhǔn)進行測試的舊標(biāo)準(zhǔn)EFT測試的產(chǎn)品可能無法通過。

4.從EFT干擾范圍分析

與其他瞬態(tài)脈沖一樣，EFT抗擾測試中應(yīng)用于被測電纜的EFT脈沖范圍從數(shù)百伏到數(shù)千伏不等。僅僅依靠屏蔽、濾波和接地等普通電磁干擾抑制措施是遠遠不夠的。對于此類脈沖，應(yīng)首先使用特殊的脈沖吸收電路將脈沖干擾的能量和范圍降低到較低的水平，然后采取其他電磁干擾抑制措施，使被測設(shè)備能夠有效地抵抗此類干擾。

5.分析EFT干擾傳輸途徑

如圖所示，EFT干擾主要通過以下方式干擾被測設(shè)備的正常工作，包括:

A)EFT干擾通過耦合單元進入設(shè)備的電源線和控制信號線，在這些電纜上產(chǎn)生數(shù)千伏的共模脈沖噪聲，并沿著這些電纜進入測量設(shè)備。當(dāng)通過界面濾波器時，干擾衰減，但仍有較高的干擾電壓進入設(shè)備內(nèi)部電源和PCB電路，影響PCB的正常工作。

b)同時，注入電源線或信號控制線的EFT干擾在傳導(dǎo)過程中會輻射到空間。這些輻射能量感應(yīng)到附近的電纜，并通過這些電纜進入設(shè)備，干擾電路。當(dāng)EFT防護措施不采取EUT所有連接電纜時，這種現(xiàn)象更容易發(fā)生。

C)注入電源線或信號控制線的EFT干擾進入設(shè)備后，PCB電路直接通過空間輻射接收，干擾電路。

當(dāng)PCB接口有良好的濾波措施，但傳輸電纜靠近電路時，這種現(xiàn)象很容易發(fā)生。